

#### (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

#### (11)特許出願公開番号

# 特開平9-270707

(43)公開日 平成9年(1997)10月14日

(51)Int.Cl. 6	<b>≥</b>	<b>歳別記号</b>	FΙ			
H03M 1	/68		HO3M	1/68	•	
H03L 7	/08			1/70	•	
H03N 1	/70		H03L	7/08		Z

審査請求 未請求 請求項の数3 OL (全7頁)


(21)出願番号	特願平8-81395	(71)出願人	000116024			
			ローム株式会社			
(22)出願日	平成8年(1996)4月3日		京都府京都市右京区西院溝崎町21番地			
		(72)発明者	野口 康則			
	_		京都市右京区西院溝崎町21番地 ローム株			
			式会社内			
		(74)代理人	弁理士 佐野 静夫			

#### (54) 【発明の名称】ディジタル/アナログ変換器及びそれを用いた制御装置

#### (57)【要約】

【課題】 低コストなセグメント方式のディジタル/アナログ変換器である。制御の精度が高いディジタル/アナログ変換器とそれを用いた高精度な制御装置を提供する。

【解決手段】 複数ピットb0~b7のディジタルデータを2つ以上に分割してセグメントを成す。前記各セグメントのディジタルデータをディジタル/アナログ変換手段2、3を設ける。変換手段2、3の出力を合成する。変換手段2、3は、微分非直線性誤差が1LSB以内である。変換手段2のフルスケールは、そのセグメントの最上位ピットから1つ上位のピットを含むセグメントに設けられた変換手段3のフルスケールを、2'(ただし、nはセグメントのピット数、3)で割った値以上としている。



#### 【特許請求の範囲】

【請求項1】 複数ピットのディジタルデータを2つ以 上に分割してセグメントを成し、前記各セグメントのデ ィジタルデータをディジタル/アナログ変換するセグメ ント用ディジタル/アナログ変換手段を設け、前記各セ グメント用ディジタル/アナログ変換手段の出力を合成 するセグメント方式のディジタル/アナログ変換器にお いて、

前記セグメント用ディジタル/アナログ変換手段は、微 用ディジタル/アナログ変換手段のフルスケールは、そ のセグメントの最上位ピットから1つ上位のピットを含 むセグメントに設けられた前記セグメント用ディジタル /アナログ変換手段のフルスケールを、2'(ただし、 nはセグメントのビット数)で割った値以上であること を特徴とするディジタル/アナログ変換器。

【請求項2】 請求項1に記載のディジタル/アナログ 変換器の出力と、基準信号を比較手段で比較し、その比 較出力で前記ディジタル/アナログ変換器を制御するこ とを特徴とする制御装置。

【請求項3】 請求項1に記載のディジタル/アナログ 変換器に電圧制御発振器が接続され、前記電圧制御発振 器が発振する周波数と基準周波数を位相比較手段で比較 し、その比較出力で前記ディジタル/アナログ変換器を 制御し、それによって前記電圧制御発振器を制御するこ とを特徴とする制御装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明はセグメント方式のデ イジタル/アナログ変換器 (以下、「D/A変換器とい 30 う) に関し、特にその出力が所定の基準値に合致するよ うに制御するのに有効なD/A変換器及びそのD/A変 換器を用いた制御装置に関する。

#### [0002]

【従来の技術】従来のセグメント方式のD/A変換器を 図6及び図7を用いて説明する。図7は従来のD/A変 換器のブロック図である。入力端子1より、8ピットも 0~b7のディジタルデータを入力する。b0が最下位 ピットであり、順番に位取りをしてb7が最上位ピット である。8ピットb0~b7のディジタルデータを下位 40 ピット b 0~ b 4 と上位ピット b 5~ b 7 の 2 つのセグ メントに分割する。

【0003】上位ピットb5~b7は上位D/A変換回 路2に伝送される。下位ピットb0~b4は下位D/A 変換回路3に伝送される。ここで、D/A変換回路2、 3は入力されたディジタルデータをアナログの電流に変 換するようになっている。例えば、トランジスタを定電 流源として複数設け、入力されたディジタルデータに対 応する電流を定電流源から取り出して加算して出力す る。

【0004】上位D/A変換回路2は高電圧側の定電圧 VrefHに接続されている。上位D/A変換回路2に 下位D/A変換回路3が接続されている。下位D/A変 換回路3は低電圧側の定電圧VrefLに接続されてい る。下位D/A変換回路3に抵抗RAが並列に接続され

ている。抵抗RAの説明は後述する。

【0005】上位、下位D/A変換回路2、3は定電圧 VrefH、VrefLによって電力が供給され、それ ぞれ入力されたディジタルデータをD/A変換する。上 分非直線性誤差が 1 L S B 以内であり、前記セグメント 10 位 D / A 変換回路 2 は上位ビット b 5  $\sim$  b 7 で表される データに対応する電流 I Hを出力する。下位D/A変換 回路3は、下位ビットb0~b4で表されるデータに対 応する電流ILを出力する。電流IH、ILは電流合成 器4で合成されて電流 I になる。

> 【0006】電流Ⅰは積分器20に送られる。積分器2 0は電流 I を電圧 V に変換する。 積分器 2 0 は演算増幅 器21と帰還抵抗RBから成り、電流Iと抵抗RBの積 の電圧Vを出力する。D/A変換回路2、3は互いに同 程度の抵抗や索子で構成できる。そのため、セグメント 20 方式のD/A変換器は集積化するときに、集積回路内部 の素子のばらつきが低減されるので集積化しやすい。

【0007】下位D/A変換回路3が出力する電流IL と上位D/A変換回路2が出力する電流IHを合成した ときに上述の8ビットb0~b7のディジタルデータに 整合するように、抵抗RAによって下位D/A変換回路 3に印加する電圧を調節している。抵抗RAは電流IL のフルスケールに1LSBを加えたものが、電流IHの フルスケールを2の3乗(即ち、8)で割ったものに一 致するように設定されている。

【0008】ここで、1LSBというのは、それぞれ電 流IH、ILのフルスケールから、電流が連続的に出力 すると考えて、ディジタルデータが1変化したときの電 流の変化に相当する値を求めたものである。下位D/A 変換回路3では、下位ピットb0~b4が5ピットであ るので、1LSBは電流ILのフルスケールを2の5乗 (即ち、32)で割ったものになる。上位D/A変換回 路2では、上位ピットb5~b7が3ピットあり、下位 ビットb0~b4が5ビットあることを考慮すると、1 LSBは電流IHのフルスケールを2の8乗(即ち、2 56)で割ったものになる。また、その電流を積分器2 0で電圧Vに変換した場合も、同様に1LSBというこ とにする。

【0009】一方、上位D/A変換回路2が出力する電 流 I Hのフルスケールを2の3乗(即ち、8)で割った ものは、D/A変換回路2が出力する電流IHのフルス ケールから上位ビットb5~b7の中で最下位のビット b5が1変化したときのD/A変換器3出力の変化に相 当する値を求めたものである。

【0010】このD/A変換器の出力の特性図を図6に 50 示す。入力ディジタルデータが0(2進数で、0000

0000)のとき、上位D/A変換回路2、下位D/A変換回路3は共に、電流を出力せず、電流Iは流れない。即ち、出力電圧Vは0となる。ディジタルデータを0から1ずつ増やすと、31以下であれば、下位ビットb0~b4が変化して下位D/A変換回路3によって電流ILが増加する。上位ビットb5~b7に変化はなく、電流IはILになる。下位D/A変換回路3の直線性が良好であると、ディジタルデータと電流Iの関係は直線的51になる。

【0011】ディジタルデータが31のとき、下位D/ 10 A変換回路3に入力される下位ビットb0~b4が全て 1 (2進数で、11111)であり、上位ビットb5~b7は全て0である。これに1を加えると、2進数で数値の桁が上がるので、下位D/A変換回路3に入力される下位ビットb0~b4が全て0(2進数で、00000)になる。そして、上位D/A変換回路2に入力される上位ビットb5~b7は最低ビットb5だけが1(2進数で、001)になる。

【0012】このとき、出力電圧Vは下位ビットb0~b4が反転し、上位ビットb5~b7は加算される。通常、抵抗RAがばらついており、出力電圧Vは不連続的52になりやすい。更にディジタルデータを増やすと、下位ビットb0~b4が全て反転し、同様に、不連続的53、54になりやすい。この下位ビットb0~b4が全て反転するところ、セグメントの切り換えポイントということにする。

#### [0013]

【発明が解決しようとする課題】このように、各セグメントのD/A変換回路 2、3の直線性が良好だとしても、通常、この抵抗RAがばらついていて、各セグメン 30 ている。トの切り換えポイントで不連続的になりやすい。理想的な出力電圧 Vと実際の出力との差の最大を微分非直線性誤差と呼ぶことにすると、各セグメント内に限った場合、微分非直線性誤差が 1 L S B 以下であったとしても、セグメントの切り換えポイントが 1 L S B を越えることもあった。特に図6におけるセグメント切り換えポイント 5 3 のように正方向に大きく出力電圧 V が変化すると、その変化の途中の電圧に制御しようとしても、それに適合する出力電圧 V が得られないという問題があった。 40 の構成の

【0014】そのため、高精度な制御を必要とする装置にはセグメント方式のD/A変換器は使用に困難であった。高精度な制御を行うには微分非直線性誤差が1LSB以内である高精度なD/A変換器を用いていたが、これは高価であるため、制御装置のコストが上がっていた。

【0015】本発明は、このような課題を解決するもので、セグメント方式のD/A変換器を用いてコストを下げ、しかも制御の精度が高いD/A変換器及びそれを用いた制御装置を提供することを目的とする。

[0016]

【課題を解決するための手段】上記目的を達成するために、本発明の第1の構成では、複数ビットのディジタルデータを2つ以上に分割してセグメントを成し、前記各セグメントのディジタル/アナログ変換するセグメント用ディジタル/アナログ変換手段の出力を合成するセグメント方式のディジタル/アナログ変換手段の出力を合成するセグメント方式のディジタル/アナログ変換手段は、微分非直線性誤差が1LSB以内であり、前記セグメント用ディジタル/アナログ変換手段のフルスケールは、そのセグメントの最上位ピットから1つ上位のビットを含むセグメントに設けられた前記セグメント用ディジタル/アナログ変換手段のフルスケールを、2°(ただし、nはセグメントのピット数)で割った値以上としている。

【0018】各セグメントのディジタル/アナログ変換手段のフルスケールは、セグメント内の最上ピットより1つ上位のピットを含むセグメントに設けられたセグメント用ディジタル/アナログ変換手段のフルスケールを2'(ただし、nはセグメントのピット数)で割った値以上となっている。これより、ディジタル/アナログ変換器の微分非直線性誤差は正方向に1LSB以内となっている。

【0019】負方向に、大きな誤差が現れるときもあるが、正方向に誤差は1LSB以内であるので、ある基準電圧に合致するように制御する場合に用いると、ディジタル/アナログ変換器の出力する電圧は1LSB以内の精度で制御できるようになる。負方向へのばらつきは制限されないので、セグメント用ディジタル/アナログ変換器が出力する電流の整合のための微調整が必要でなくなり、安価になる。

【0020】また、本発明の第2の構成では、上記第1 40 の構成のディジタル/アナログ変換器の出力と、基準信 号を比較手段で比較し、その比較出力で前記ディジタル /アナログ変換器を制御している。

【0021】このような構成によると、ディジタル/アナログ変換器の出力は比較手段で基準信号と比較される。その比較出力で前記ディジタル/アナログ変換器を制御している。この制御により、ディジタル/アナログ変換器の出力が基準信号と同値になる。

【0022】ディジタル/アナログ変換器の微分非直線 性誤差は正方向に1LSB以内であるので、設定した出 50 力値からいつでも1LSB以内の精度で制御することが

できる。このように、高精度な制御装置になる。

【0023】また、本発明の第3の構成では、上記第1 の構成のディジタル/アナログ変換器に電圧制御発振器 が接続され、前記電圧制御発振器が発振する周波数と基 準周波数を位相比較手段で比較し、その比較出力で前記 ディジタル/アナログ変換器を制御し、それによって前 記電圧制御発振器を制御している。

【0024】このような構成によると、ディジタル/ア ナログ変換器の出力は電圧制御発振器に入力される。電 圧制御発振器はディジタル/アナログ変換器が出力する 10 **電圧によって周波数を制御できる発振器であり、電圧が** 高くなると発振する周波数が高くなる。

【0025】この発振周波数と基準周波数は位相比較手 段で比較される。もし発振周波数と基準周波数が異なっ ていれば、ディジタル/アナログ変換器の出力を変化さ せ、電圧制御発振器の発振周波数を基準周波数に近づけ る。一方、発振周波数と基準周波数が等しければ、発振 周波数を固定する。このように、発振の周波数が基準周 波数と同値になる。

<第1の実施形態>本発明の第1の実施形態を図1及び

#### [0026]

#### 【発明の実施の形態】

図2を用いて説明する。図1は本発明のD/A変換器の 一実施形態のプロック図で、抵抗Rの値以外は図7の従 来例と同様な構成となっているので、上記従来のD/A 変換器(図7)と同一部分については同一の符号を付 し、説明を省略する。尚、上位D/A変換回路2は上位 3ピットb5~b7、下位D/A変換回路3は下位5ピ ットb0~b4をD/A変換しているが、D/A変換回 路2、3がD/A変換するピット数は変えてもよい。 【0027】セグメントは更に分割して、3つ以上設け ることもできる。また、ディジタルデータ全体のヒット 数も、8ビットに限らず、複数ビットのディジタルデー タであればよい。上位D/A変換回路2と下位D/A変 換回路3はどちらも微分非直線性誤差が 1LSB以内 である。

【0028】従来例では、上述したように、抵抗RAは 下位D/A変換回路3が出力する電流ILのフルスケー ルに1LSBを加えたものが、上位D/A変換回路2の 最下位ピット b 5 が 1 変化したときの電流の変化に一致 40 するように設定されていた。これに対し、本実施形態で は、下位D/A変換回路3のフルスケールが上位D/A 変換回路2のフルスケールを2の上位ピットb5~b7 のピット数乗(即ち、2の3乗で8)で割った値以上と なっている。

【0029】本実施形態のD/A変換器のD/A変換の 特性図を図2に示す。入力のディジタルデータが0のと き、上位D/A変換回路2と下位D/A変換回路3は共 に、電流を出力せず、電流Iは流れない。即ち、出力電 圧は0となる。ディジタルデータを0から開始して、1 50 基準電圧Vaが同じであればディジタルデータを変更し

ずつ増やすと、31以下であれば、下位ピットb0~b 4が変化して下位D/A変換回路3によってディジタル データに対応する電流 I Lを出力する。上位ビット b 5 ~b7は変化がなく、電流IHは流れず、電流IはIL になる。下位D/A変換回路3の直線性が良好である と、ディジタルデータと出力電流 I の関係は直線的11 になる。

【0030】セグメントの切り換えポイント12で、下 位D/A変換回路3のフルスケールが上位D/A変換回 路2のフルスケールを2の3乗 (即ち、8) で割った値 以上になっている。そのため、出力電流Iは小さくなる か、又は、大きくなってもせいぜい、その差は1158 以内になっている。同様に、セグメントの切り換えポイ ント13、14でも、D/A変換器の出力電圧Vは小さ くなるか、又は、大きくなってもせいぜい、その出力差 は1LSBを越えることはない。

【0031】このように、本発明のD/A変換器は微分 非直線性誤差がどの部分でも正方向には1LSB以内に なっている。正方向に微分非直線性誤差が1 LSB以内 20 になっているので、出力電圧Vは制御のための基準電圧 から1LSB以内の範囲で制御できるようになる。

【0032】また、負方向に対しては逆向き負方向に値 しては大きな誤差を持っていても構わないので、ある程 度余裕を持たせて抵抗Rを設定すればよい。これによ り、抵抗Rの微調整を行う必要がなく、安価なD/A変 換器となる。集積化する場合、集積回路内に積分器20 を内蔵することもできるし、外付けにすることもでき る。

【0033】<第2の実施形態>本発明の第2の実施形 30 態を図3を用いて説明する。図3は本発明のD/A変換 器22を使用した自動制御装置の一実施形態のプロック 図である。この制御装置は基準電圧源5より基準電圧V aを与えることによって、D/A変化器22が出力する 電圧を自動的に設定する装置である。D/A変換器22 は微分非直線性誤差がどの部分でも正方向に1LSB以 内である。

【0034】D/Aデータ増減器10が出力するディジ タルデータをD/A変換器22がD/A変換して電圧V を出力する。この電圧VをA/D変換器8でディジタル 信号に変換して比較器9に入力する。また、基準電圧V aもA/D変換器6でA/D変換して比較器9に入力す

【0035】比較器9は基準電圧Vaと電圧Vを比較し て、電圧Vが基準電圧Vaより大きいか小さいか、又は 同じであるか判断して出力する。電圧Vが基準電圧Va より小さいと比較器9が判断すれば、D/Aデータ増減 器10はディジタルデータを1つ増やす。電圧Vが基準 電圧Vaより大きければ、D/Aデータ増減器10は出 力するディジタルデータを1つ減らす。また、信号Vと

ないで、D/Aデータ増減器10はそれまでの値を保持する。

【0036】例えば、D/Aデータ増減器10の初期データが0で、基準電圧Vaがある正の値に設定されているとする。このとき、D/A変換器11の出力電圧Vは0であるので比較器9は基準電圧Vaが大きいと判断する。これにより、D/Aデータ増減器10はディジタルデータを1つ増やし、1にする。D/A変換器22は電圧Vを出力するようになる。それでも電圧Vが基準電圧Vaより低ければ、比較器9はVよりVaが大きいと判10断し続け、D/Aデータ増減器10ディジタルデータを増やす。基準電圧Vaと等しくなるか越えるまでディジタルデータは増加する。

【0037】もし、このとき、出力電圧Vと基準電圧Vaが一致すれば、電圧VはVaで固定となる。もし、一致せず、出力電圧Vが基準電圧Vaより大きくなれば、数値データ16の近傍でD/Aデータ増減器10はディジタルデータを振動するように出力するが、微分非直線性誤差が正方向に1LSB以内であるので、出力電圧Vの変動は小さい。また、D/Aデータ増減器10の開始20時のディジタルデータによらないで、制御する。

【0038】このように、高性能のD/A変換器を用いなくても、基準電圧Vaに高精度の制御が行われる。セグメントの切り換えポイント12~14(図2参照)では出力が大きく変化することがあるが、ある基準電圧Vaに合致するように出力電圧Vを制御するときには、必ず1LSB以内の誤差の範囲で制御するので、全く問題がない。

【0039】また、A/D変換器6、8でA/D変換されたデータを適当に加工して制御をすることもできる。例えば、A/D変換器6でA/D変換された基準電圧Vaを何倍かに大きくしたデータに変更すると、小さな基準電圧VaでD/A変換器22の出力電圧Vを制御することができるようになる。更に、制御の基準には電圧Vaでなくても、ディジタル信号に変換できるものであれば、電流でも抵抗でもよい。或いはディジタル信号そのものであってもよい。

【0040】〈第3の実施形態〉本発明の第3の実施形態を図4に示す。この第3の実施形態もD/A変換器22を使用した自動制御装置である。尚、図4において図403と同一の部分については同一の符号を付し、説明を省略する。D/A変換器22の出力電圧Vを比較14に入力する。比較器14は基準電圧源5の電圧Vaと電圧Vを比較する。

ンタ15のディジタルデータの出力は一定になる。

【0042】それで、D/A変換器22の出力する電圧 Vは一定となり、負荷12に対して一定の電圧 Vが与えられる。但し、カウンタ15はディジタルデータの出力を増加方向にしか制御しないので、リセット信号が入力されると、ディジタルデータを0にするようにする。まずリセット信号でカウンタ15のディジタルデータを0にしてから、制御を開始する。これにより、D/A変換器22の出力する電圧 Vが少しずつ高くなりながら、基準電圧 Vaに制御される。

【0043】ここで用いられているD/A変換器22が、もし図7に示す従来のD/A変換器であった場合、例えばセグメントの切り換えポイント53の直前での出力電圧Vが基準電圧Vaより、ほんのわずかに小さくなっていたとする。そして、ディジタルデータが1つ増加すると、出力電圧Vが正方向に大きくばらついているので、出力電圧Vが基準電圧Vaから大きく離れて固定してしまう。これでは制御の精度が悪い。

【0044】しかし、本発明のD/A変換器22を用いることにより、図2に示すようにセグメントの切り換えポイント12~14では正方向へのばらつきが1LSB以内である。セグメントの切り換えポイント12~14で大きく負方向にばらついていたとする。その直前で出力電圧Vが基準電圧Vaより、ほんのわずかに小さく、ディジタルデータが1つ増加しても、出力電圧Vは基準電圧Vaよりも低いままである。次のセグメントの切り換えポイントまでは直線性が良好であるので、基準電圧Vaに近い値で出力電圧Vが固定する。

【0045】このように高価なD/A変換器を使用しなくても、本発明の制御装置は高精度で制御することができ、低コストである。本実施形態の制御装置は、例えばパンドパスフィルタ等の、電圧制御フィルタの電圧自動調整回路として使用できる。尚、電圧分割器(図示せず)を設け、電圧Vを分割してから比較器14に入力するようにすると、基準電圧Vaが小さい値で、電圧Vを制御できるようになる。また、基準電圧Vaを電圧分割器(図示せず)で分割すると、基準電圧Vaで小さい電圧Vが制御できるようになる。

【0046】<第4の実施形態>本発明の第4の実施形態を図5を用いて説明する。図5において図3と同一の部分には同一の符号を付し、説明を省略する。電圧制御発振器(VCO)19は電圧で周波数を制御できる発振器であり、電圧が高くなると発振周波数は高くなる。まず、カウンタ18にリセット信号が入力される。

【0047】すると、カウンタ18はディジタルデータの最小値を出力し、D/A変換器22は最小の電圧Vを出力する。ディジタルデータの最小値は電圧制御発振器19が最低の周波数Foutで発振するように設定されている。発振周波数Foutは位相コンパレータ17に入力される

10

【0048】位相コンパレータ17は基準発振器16の基準周波数Frefと電圧制御発振器19の発振周波数Foutを比較し、FrefがFoutより高周波であるときに1パルス発生する。カウンタ18にこのパルスが入力されると、ディジタルデータを1つ加える。これにより、D/A変換器22の出力する電圧Vが高くなり、電圧制御発振器19が発振する周波数Foutが高くなる。

【0049】このようにして、Foutは最低の発振周 被数からしだいに高くなり、Frefと等しくなるか、Frefより高周波になると、位相コンパレータ17は パルスを発生しなくなり、周波数Foutが固定となる。上記第3の実施形態で説明したときと同様に、基準 周波数Frefに対して大きく離れて固定するという状態は発生しない。周波数Foutは基準周波数Frefに近い周波数で固定となる。

【0050】本実施形態の制御装置は一種のPLL (Phase Locked Loop)回路であり、例えばハイファイビデオテープレコーダの音声キャリアの発振器として使用できる。このように、本発明の低コストのD/A変換器を用20いても、高価なD/A変換器を用いたときと同程度の精度で電圧制御発振器19を制御することが可能である。

#### [0051]

#### 【発明の効果】

<請求項1の効果>D/A変換器の各セグメントには微分非直線性誤差が1LSB以内のD/A変換手段を使用している。各セグメントのフルスケールは上位セグメントのD/A変換器のフルスケールを、そのセグメントについて2のビット数乗で割った値以上となっている。これにより、D/A変換器の微分非直線性誤差が正方向に301LSB以内となっている。このように、正方向へのばらつきが小さいので、高精度の制御を行うことができる。また、正方向にばらつかないようにすればよいので、D/A変換器が安価になる。

【0052】<請求項2の効果>D/A変換器が安価で

あるので、制御装置のコストが下がる。D/A変換器の 微分非直線性が正方向に1LSB以内であるので、基準 信号に対して、D/A変換器の出力を制御すれば、高精 度の制御装置になる。

【0053】<請求項3の効果>D/A変換器が安価であるので、電圧制御発振器の出力する周波数の制御装置のコストが下がる。D/A変換器の微分非直線性が正方向に1LSB以内であるので、基準周波数に対して、電圧制御発振器の出力する周波数が高精度に制御できる。

#### 10 【図面の簡単な説明】

【図1】 本発明の第1の実施形態のD/A変換器のブロック図。

【図2】 そのD/A変換器の特性図。

【図3】 本発明の第2の実施形態の制御装置のブロック図。

【図4】 本発明の第3の実施形態の制御装置のブロック図。

【図5】 本発明の第4の実施形態の制御装置のブロック図。


20 【図6】 従来のD/A変換器の特性図。

【図7】 そのD/A変換器のブロック図。


#### 【符号の説明】


- 2 上位D/A変換手段
- 3 下位D/A変換手段
- 4 電流合成器
- 5 基準電圧源
- 9 ディジタル信号比較器
- 16 基準発振器
- 17 位相コンパレータ
- 30 15 カウンタ
  - 19 電圧制御発振器
  - 20 積分器
  - 21 演算增幅器
  - 2 2 D/A変換器
  - R 抵抗

【図2】



[図3]





# JAPANESE PATENT OFFICE PATENT JOURNAL (A)

# KOKAI PATENT APPLICATION NO. HEI 9[1997]-270707

Int. Cl.:

H 03 M 1/68

H 03 L 7/08

H 03 M 1/70

Filing No.:

Hei 8[1996]-81395

Filing Date:

April 3, 1996

Publication Date:

October 14, 1997

No. of Claims:

3 (Total of 7 pages; OL)

**Examination Request:** 

Not filed

# DIGITAL/ANALOG CONVERTER AND CONTROL DEVICE USING THIS CONVERTER

Inventor:

Yasunori Noguchi

Rome K.K.

21 Nishiendobusaki-cho, Ukyo-ku,

Kyoto-shi, Kyoto-fu

Applicant:

000116024

Rome K.K.

21 Nishiendobusaki-cho, Ukyo-ku,

Kyoto-shi, Kyoto-fu

Agent:

Shizuo Sano, patent attorney

[There are no amendments to this patent.]

#### <u>Abstract</u>


#### Objective

To provide a segment type digital/analog converter at low cost and with high control accuracy, and a highly accurate control device using this converter.

#### Means to solve

Digital data having plural bits b0-b7 are divided into two or more segments.

Digital/analog converting means 2, 3 for the segments are used to perform digital/analog conversion for the digital data of each of the aforementioned segments. The outputs of converting means 2, 3 are synthesized. For converting means 2, 3, the differential nonlinear error is within 1 LSB. The full scale of converting means 2 is greater than or equal to a value calculated by dividing the full scale of converting means 3 provided for the segment including the bit that is one order higher than the most significant bit of the other segment by 2<sup>n</sup> (here, n is the number of bits of the segment, which is 3).



Key: 2 Upper D/A converting circuit

3 Lower D/A converting circuit

#### Claims

1. A digital/analog converter characterized by the following facts: digital data having plural bits are divided into two or more segments; a digital/analog converting means for segments is used to perform digital/analog conversion for the digital data of each of the aforementioned segments; the outputs of the aforementioned digital/analog converting means for the segments are synthesized; in this digital/analog converter,

for the aforementioned digital/analog converting means for segments, the differential nonlinear error is within 1 LSB; the full scale of the aforementioned digital/analog converting means for segments is greater than or equal to a value calculated by dividing the full scale of the aforementioned digital/analog converting means for segments provided for the segment including the bit one order higher than the most significant bit of the other segment by  $2^n$  (here, n is the number of bits of the segment).

- 2. A control device characterized by the fact that it uses a comparison means to compare the output of the digital/analog converter described in Claim 1 with a reference signal and controls the aforementioned digital/analog converter based on the comparison output.
- 3. A control device characterized by the following facts: a voltage-control oscillator is connected to the digital/analog converter described in Claim 1; the oscillation frequency of the aforementioned voltage-control oscillator is compared with a reference frequency using a phase comparison means; the aforementioned digital/analog converter is controlled based on the comparison output; in this way, the aforementioned voltage-control oscillator is controlled.

### Detailed explanation of the invention

[0001]

Industrial application field

The present invention pertains to a segment type digital/analog converter (referred to as a D/A converter hereinafter). In particular, the present invention pertains to a D/A converter that can effectively maintain its output consistent with a prescribed reference value, and to a control device using the aforementioned D/A converter.

[0002]

Prior art

A conventional segment type D/A converter will be explained based on Figures 6 and 7. Figure 7 is the block diagram of the conventional D/A converter. Digital data having the 8 bits b0-b7 are input from input terminal 1. b0 is the least significant bit, and b7 is the most significant bit. The digital data having the 8 bits b0-b7 are divided into two segments of the lower bits b0-b4 and upper bits b5-b7.

[0003]

The upper bits b5-b7 are sent to upper D/A converting circuit 2. The lower bits b0-b4 are sent to lower D/A converting circuit 3. In this case, D/A converting circuits 2, 3 convert the input digital data into analog currents. For example, plural transistors are used as constant current sources. The currents corresponding to the input digital data are output from the constant current sources, added, and finally output.

[0004]

Upper D/A converting circuit 2 is connected to the constant voltage VrefH on the high voltage side. Lower D/A converting circuit 3 is connected to upper D/A converting circuit 2. Lower D/A converting circuit 3 is connected to the constant voltage VrefL on the low voltage

side. A resistor RA is connected in parallel with lower D/A converting circuit 3. Resistor RA will be explained later.

### [0005]

Power is supplied to upper and lower D/A converting circuits 2, 3 by constant voltages VrefH, VrefL, and these converting circuits perform D/A conversion for the input digital data. Upper D/A converting circuit 2 outputs current IH corresponding to the data represented by upper bits b5-b7. Lower D/A converting circuit 3 outputs current IL corresponding to the data represented by lower bits b0-b4. Currents IH and IL are synthesized by current synthesizer 4 to obtain current I.

#### [0006]

Current I is sent to integrator 20. Integrator 20 converts current I into voltage V. Integrator 20 is comprised of operational amplifier 21 and feedback resistor RB, and outputs voltage V as the product of current I and resistance RB. D/A converting circuits 2, 3 can be constituted with almost the same resistors or elements. Consequently, when segment type D/A converters are integrated, integration becomes easy because of the low deviation of the elements in the integrated circuit.

#### [0007]

When the current IL output from lower D/A converting circuit 3 and current IH output from upper D/A converting circuit 2 are synthesized, the voltage applied to lower D/A converting circuit 3 is adjusted in order to match the aforementioned 8-bit digital data of b0-b7. Resistance RA is set such that the result of adding 1 LSB to the full scale of current IL is consistent with the result of dividing the full scale of current IH by 2-cubed (that is, 8).

# [8000]

In this case, 1 LSB is the result of deriving a value equivalent to the change of current when the digital data changes by 1, under the assumption that the current is output continuously from the full scales of currents IH, IL. In lower D/A converting circuit 3, since there are five lower bits b0-b4, 1 LSB is the result of dividing the full scale of current IL by the fifth power of 2 (that is, 32). In upper D/A converting circuit 2, there are three upper bits b5-b7. Taking into consideration the fact that there are five lower bits b0-b4, 1 LSB is the result of dividing the full scale of current IH by the eighth power of 2 (that is, 256). When the current is converted to voltage V by integrator 20, 1 LSB has the same definition.

[0009]

On the other hand, the result of dividing the full scale of current IH output from upper D/A converting circuit 2 by 2-cubed (that is, 8) is the result of deriving a value equivalent to the change in the output of D/A converter 3 when the least significant bit b5 among the upper bits b5-b7 has a change of 1 from the full scale of current IH output from D/A converting circuit 2.

[0010]

Figure 6 is the characteristic diagram of the output of the aforementioned D/A converter. When the input digital data is 0 (00000000 in binary), neither upper D/A converting circuit 3 nor lower D/A converting circuit 2 outputs current, and there is no current I. In other words, the output voltage V is 0. When the digital data is increased increments of 1 from 0, lower bits b0-b4 change as long as the data is 31 or less, and current IL is increased by lower D/A converting circuit 3. There is no change in the upper bits b5-b7. Current IL becomes current I. If lower D/A converting circuit 3 has good linearity, the relationship between digital data and current I becomes straight line 51.

[0011]

When the digital data is 31, the lower bits b0-b4 input into lower D/A converting circuit 3 all become 1 (11111 in binary), and the upper bits b5-b7 are all 0. When 1 is added to that digital data, since the binary number is carried, all the lower bits b0-b4 input into lower D/A converting circuit 3 become 0 (00000 in binary). Among the upper bits b5-b7 input into upper D/A converting circuit 2, only the least significant bit b5 becomes 1 (001 in binary).

[0012]

At that time, lower bits b0-b4 are inverted and upper bits b5-b7 are added for output voltage V. Usually, resistance RA varies, and output voltage V becomes non-continuous as shown at 52. Also, as the digital data is increased, all the lower bits b0-b4 will be inverted, and discontinuities 53, 54 tend to occur in the same way. The point at which all the lower bits b0-b4 are inverted is the switching point of the segments.

[0013]

Problems to be solved by the invention

As described above, even if D/A converting circuits 2, 3 for each segment have good linearity, since resistance RA usually varies, the output tends to become discontinuous at the switching point of each segment. The maximum difference between the ideal output voltage V and the actual output is called the differential nonlinear error. Even if the differential nonlinear

error in each segment is 1 LSB or less, it will exceed 1 LSB at the switching point of the segments. In particular, when output voltage V varies significantly in the positive direction at segment-switching point 53 shown in Figure 6, even if the voltage is controlled during the change, it is not possible to obtain a suitable output voltage V.

[0014]

Consequently, it is difficult to use a segment type D/A converter for a device that requires highly accurate control. In order to perform highly accurate control, it is necessary to use a highly accurate D/A converter with a differential nonlinear error within 1 LSB. Such a converter is expensive, however, and will increase the cost of the control device.

[0015]

The purpose of the present invention is to solve the aforementioned problem by providing a segment type D/A converter with low cost and high control accuracy as well as a control device using such a D/A converter.

[0016]

Means for solving the problems

In order to realize the aforementioned purpose, the first configuration of the present invention provides a digital/analog converter characterized by the following facts: digital data having plural bits are divided into two or more segments; a digital/analog converting means for segments is used to perform digital/analog conversion for the digital data of each of the aforementioned segments; the outputs of the aforementioned digital/analog converting means for the segments are synthesized; in this digital/analog converter, for the aforementioned digital/analog converting means for segments, the differential nonlinear error is within 1 LSB; the full scale of the aforementioned digital/analog converting means for segments is greater than or equal to a value calculated by dividing the full scale of the aforementioned digital/analog converting means for segments set up for the segment including the bit one order higher than the most significant bit of the other segment by 2<sup>n</sup> (here, n is the number of bits of the segment).

[0017]

According to this configuration, digital data having plural bits are divided into two or more segments. The digital/analog converting means provided for each segment performs digital/analog conversion for each segment. The differential nonlinear error of the digital/analog converting means for each segment is within 1 LSB.

## [0018]

The full scale of the digital/analog converting means for each segment is greater than or equal to a value calculated by dividing the full scale of the digital/analog converting means for segments provided for the segment including the bit one order higher than the most significant bit of the segment by 2<sup>n</sup> (here, n is the number of bits of the segment). In this way, the differential nonlinear error of the digital/analog converter is kept within 1 LSB in the positive direction.

### [0019]

A large error may also occur in the negative direction. However, since the error in the positive direction is less than 1 LSB, when the converter is used for a control to match a certain reference voltage, the voltage output from digital/analog converter can be controlled at an accuracy within 1 LSB. Since deviation in the negative direction is not restricted, it is unnecessary to perform fine adjustments to match the current output by the digital/analog converter for segments. The cost is therefore low.

### [0020]

In the second configuration of the present invention, the output of the digital/analog converter with the aforementioned first configuration is compared with a reference signal by a comparison means, and the aforementioned digital/analog converter is controlled based on the comparison output.

### [0021]

According to this configuration, the output of the digital/analog converter is compared with a reference signal by a comparison means. The aforementioned digital/analog converter is controlled based on the comparison output. As a result of this control, the output of the digital/analog converter is maintained at the same value as the reference signal.

### [0022]

Since the differential nonlinear error of the digital/analog converter is less than 1 LSB in the positive direction, the output can be constantly controlled at an accuracy within 1 LSB of the set output value. A highly accurate control device can be obtained in this way.

### [0023]

In the third configuration of the present invention, a voltage-control oscillator is connected to the digital/analog converter with the aforementioned first configuration. The

oscillation frequency of the aforementioned voltage-control oscillator is compared with a reference frequency by a phase-comparison means. The aforementioned digital/analog converter is controlled based on the comparison output. The aforementioned voltage-control oscillator is controlled in this way.

[0024]

According to this configuration, the output of the digital/analog converter is input into the voltage-control oscillator. The voltage-control oscillator can control frequency depending on the voltage output from the digital/analog converter. The oscillation frequency is increased along with the voltage.

[0025]

The oscillation frequency and the reference frequency are compared by a phase comparison means. If the oscillation frequency is different from the reference frequency, the output of the digital/analog converter is changed to make the oscillation frequency of the voltage-control oscillator approach the reference frequency. On the other hand, if the oscillation frequency is the same as the reference frequency, the oscillation frequency is fixed. In this way, the oscillation frequency can be kept the same as the reference frequency.

[0026]

Embodiment of the invention

<First embodiment>

The first embodiment of the present invention will be explained based on Figures 1 and 2. Figure 1 is a block diagram illustrating an embodiment of the D/A converter disclosed in the present invention. Since it has the same configuration as the conventional example shown in Figure 7 except for the resistance of resistor R, the same parts as those of the aforementioned conventional D/A converter (Figure 7) are represented by the same symbols, respectively, and will not be explained again. Upper D/A converting circuit 2 performs D/A conversion for the three upper bits b5-b7, while lower D/A converting circuit 3 converts the five lower bits b0-b4. However, it is also possible to change the number of bits subjected to the D/A conversion performed by D/A converting circuits 2 and 3.

[0027]

The digital data can also be divided into 3 or more segments. Also, the number of bits of digital data is not limited to 8. The differential nonlinear error is within 1 LSB for both upper D/A converting circuit 2 and lower D/A converting circuit 3.

[0028]

In the conventional example, as described above, resistance RA adds 1 LSB to the full scale of the current IL output from lower D/A converting circuit 3. It is set to be consistent with the current change when the least significant bit b5 of upper D/A converting circuit 2 is changed by 1. On the other hand, in this embodiment, the full scale of lower D/A converting circuit 3 is greater than or equal to a value calculated by dividing the full scale of upper D/A converting circuit 2 by 2 raised to a power equal to the number of upper bits b5-b7 (that is, 8, as the cube of 2).

[0029]

Figure 2 is the characteristic diagram of the D/A conversion of the D/A converter disclosed in this embodiment. If the input digital data is 0, neither upper D/A converting circuit 2 nor lower D/A converting circuit 3 has current output, and there is no current I. In other words, the output voltage is 0. When the digital data is increased 1 at a time from 0, lower bits b0-b4 change as long as the data is less than 31, and current IL corresponding to the digital data is output by lower D/A converting circuit 3. There is no change in the upper bits b5-b7, and there is no current IH. Current IL becomes current I. If lower D/A converting circuit 3 has good linearity, the relationship between digital data and current I becomes straight line 11.

[0030]

At segment-switching point 12, the full scale of lower D/A converting circuit 3 becomes greater than or equal to a value calculated by dividing the full scale of upper D/A converting circuit 2 by 2-cubed (that is, 8). As a result, the output current I becomes smaller or larger. The difference is within 1 LSB. Similarly, at segment-switching points 13, 14, the output voltage V of the D/A converter rises or drops. However, the output difference will not exceed 1 LSB.

[0031]

As described above, the differential nonlinear error in the positive direction of the D/A converter of the present invention is within 1 LSB in any part. Since the differential nonlinear error in the positive direction is within 1 LSB, the output voltage V can be kept within 1 LSB from the reference voltage.

[0032]

Also, since it is permissible to have a large error in the negative direction, resistance R can be set with a certain tolerance. Therefore, it is unnecessary to finely adjust resistance R, so

that an inexpensive D/A converter can be obtained. With regard to integration, integrator 20 can be built in or attached to the integrated circuit.

# [0033]

#### <Second embodiment>

The second embodiment of the present invention will be explained based on Figure 3. Figure 3 is a block diagram illustrating an embodiment of the automatic control device using D/A converter 22 disclosed in the present invention. This control device can automatically set the voltage output from D/A converter 22 by providing reference voltage Va from reference voltage source 5. The differential nonlinear error in any part of D/A converter 22 is within 1 LSB in the positive direction.

# [0034]

The digital data output from D/A data-increasing/decreasing unit 10 are subjected to D/A conversion conducted by D/A converter 22, which outputs voltage V. Said voltage V is converted into a digital signal by A/D converter 8 and is then input to comparator 9. Reference voltage Va is also subjected to A/D conversion conducted by A/D converter 6, and is then input to comparator 9.

### [0035]

Comparator 9 compares voltage V with reference voltage Va to determine whether voltage V is higher than, lower than, or the same as reference voltage Va. If it is found by comparator 9 that voltage V is lower than reference voltage Va, D/A data-increasing/decreasing unit 10 increases the output digital data by 1. If voltage V is higher than reference voltage Va, D/A data-increasing/decreasing unit 10 decreases the digital data by 1. If signal V is the same as reference voltage Va, the digital data is not changed, and D/A data-increasing/decreasing unit 10 keeps the original value.

### [0036]

For example, the initial data of D/A data-increasing/decreasing unit 10 is 0, and reference voltage Va is set to a positive value. In this case, since the output voltage of D/A converter 11 is 0, comparator 9 finds that reference voltage Va is higher. Therefore, D/A data-increasing/decreasing unit 10 increases the digital data by 1. The digital data becomes 1. D/A converter 22 outputs voltage V. If voltage V is still lower than reference voltage Va, comparator 9 will find that Va is higher than V, and D/A data-increasing/decreasing unit 10 will increase the

digital data continuously. The digital data will be increased until it is equal to or exceeds reference voltage Va.

### [0037]

If output voltage V is consistent with reference voltage Va, voltage V is fixed at Va. If they are not the same and output voltage V is higher than reference voltage Va, D/A data-increasing/decreasing unit 10 vibrates the digital data near data 16 [sic]. However, since the differential nonlinear error is within 1 LSB, the change in output voltage V is small. Also, control is performed independent of the initial digital data output from D/A data-increasing/decreasing unit 10.

### [0038]

In this way, highly accurate control to reference voltage Va can be realized even without using a high-performance D/A converter. The output changes significantly at segment-switching points 12-14 (see Figure 2). However, since the error is kept within the range of 1 LSB when output voltage V is controlled to match reference voltage Va, this poses no problem.

# [0039]

It is also possible to properly process and control the data subjected to A/D conversion conducted by A/D converters 6, 8. For example, when reference voltage Va subjected to A/D conversion conducted by A/D converter 6 is converted to data increased several-fold, it is possible to control output voltage V of D/A converter 22 with a low reference voltage Va. Also, instead of using voltage Va as the reference for control, a current can be used as long as it can be converted into a digital signal. It is also possible to use a digital signal directly.

#### [0040]

#### <Third embodiment>

The third embodiment of the present invention is shown in Figure 4. The third embodiment is also an automatic control device using D/A converter 22. In Figure 4, the same parts as those shown in Figure 3 are represented by the same symbols, respectively, and will not be explained again. The output voltage V of D/A converter 22 is input to comparator 14. Comparator 14 compares the voltage Va of reference voltage source 5 with voltage V.

# [0041]

If V is higher than Va, the output of comparator 14 becomes high level, and the digital data of counter 15 is increased by 1. As a result, the voltage V output from D/A converter 22 is

increased. The digital data is increased until voltage V exceeds reference voltage Va. When voltage V exceeds reference voltage Va, the output of comparator 14 becomes low level, and the output of the digital data of counter 15 is kept constant.

### [0042]

As a result, the voltage V output from D/A converter 22 is kept constant, and a constant voltage V is applied to load 12. However, since counter 15 is controlled only in the direction of incrementing the digital data output, when a reset signal is input, the digital data becomes 0. The digital data of counter 15 is first reset to 0 by the reset signal, and then the control is started. In this way, the voltage V output from D/A converter 22 can be adjusted to reference voltage Va by being increased little by little.

### [0043]

If D/A converter 22 used in this case is the conventional D/A converter shown in Figure 7, the output voltage V immediately before the segment-switching point 53 is just a little lower than reference voltage Va. When the digital data is then increased by 1, since the output voltage V undergoes a large deviation in the positive direction, output voltage V is fixed at a level far from reference voltage Va. The control accuracy becomes poor.

# [0044]

However, when D/A converter 22 of the present invention is used, the deviation in the positive direction is within 1 LSB at segment-switching points 12-14, as shown in Figure 2. There is a large deviation in the negative direction at segment-switching points 12-14. Immediately before these segment-switching points, output voltage V is only a little lower than reference voltage Va. Even if the digital data is increased by 1, output voltage V is still lower than reference voltage Va. Since the linearity to the next segment-switching point is good, output voltage V is fixed at a level close to reference voltage Va.

# [0045]

The control device of the present invention can control with high accuracy even without using an expensive D/A converter. The cost is therefore low. The control device disclosed in this embodiment can be used as the automatic voltage-adjusting circuit for band-pass filters or other voltage-control filters. Also, when a voltage divider (not shown in the figure) is used to divide voltage V before inputting it to comparator 14, the value of reference voltage Va can be reduced, and voltage V can be controlled. Also, when reference voltage Va is divided by a voltage divider (not shown in the figure), a low voltage V can be controlled by reference voltage Va.

### [0046]

#### <Fourth embodiment>

The fourth embodiment of the present invention will be explained based on Figure 5. In Figure 5, the same parts as those shown in Figure 3 are represented by the same symbols, respectively, and will not be explained again. Voltage-control oscillator (VCO) 19 can control a frequency with a voltage. The oscillation frequency is increased along with the voltage. First, a reset signal is input to counter 18.

# [0047]

As a result, counter 18 outputs the minimum value of the digital data. D/A converter 22 outputs the lowest voltage V. The minimum value of the digital data is set such that voltage-control oscillator 19 oscillates at the lowest frequency Fout. Oscillation frequency Fout is input to phase comparator 17.

# [0048]

Phase comparator 17 compares the reference frequency Fref of reference oscillator 16 with the oscillation frequency Fout of voltage-control oscillator 19. If Fref is higher than Fout, 1 pulse is generated. When this impulse is input to counter 18, the digital data is increased by 1. In this way, the voltage V output from D/A converter 22 is increased, and the oscillation frequency Fout of voltage-control oscillator 19 is increased.

#### [0049]

As described above, Fout is gradually increased from the lowest oscillation frequency. When it becomes equal to Fref or higher than Fref, phase comparator 17 stops generation of the pulse, and frequency Fout is fixed. In the same way as described in the aforementioned third embodiment, the oscillation frequency will not be fixed at a level far from reference frequency Fref. Frequency Fout is fixed at a level close to reference frequency Fref.

#### [0050]

The control device disclosed in this embodiment is a type of PLL (phase locked loop). It can be used as the oscillator of the audio carrier for a Hi-Fi VCR. Consequently, using the inexpensive D/A converter disclosed in the present invention enables controlling voltage-control oscillator 19 with the same accuracy as that realized when using an expensive D/A converter.

[0051]

Effects of the invention

<Effect of Claim 1>

A D/A converting means with differential nonlinear error within 1 LSB is used for each segment of the D/A converter. The full scale of each segment is greater than or equal to a value calculated by dividing the full scale of the D/A converter of the upper segment by 2 raised to a power equal to the number of bits of that segment. In this way, the differential nonlinear error of the D/A converter is kept within 1 LSB in the positive direction. Since the deviation in the positive direction is small, highly accurate control can be performed. Also, since it is only necessary to eliminate deviation in the positive direction, the D/A converter becomes inexpensive.

[0052]

<Effect of Claim 2>

Since the D/A converter is inexpensive, the cost of the control device can be reduced. Since the differential nonlinear error of the D/A converter is within 1 LSB in the positive direction, a highly accurate control device can be obtained if the output of the D/A converter is controlled with respect to a reference signal.

[0053]

<Effect of Claim 3>

Since the D/A converter is inexpensive, the cost of a frequency control device for a voltage-control oscillator can be reduced. Since the differential nonlinear error of the D/A converter is within 1 LSB in the positive direction, the frequency output from the voltage-control oscillator can be controlled with high accuracy with respect to a reference frequency.

#### Brief description of the figures

Figure 1 is a block diagram of the D/A converter disclosed in the first embodiment of the present invention.

Figure 2 is a characteristic diagram for said D/A converter.

Figure 3 is a block diagram of the control device disclosed in the second embodiment of the present invention.

Figure 4 is a block diagram of the control device disclosed in the third embodiment of the present invention.

Figure 5 is a block diagram of the control device disclosed in the fourth embodiment of the present invention.

Figure 6 is a characteristic diagram for a conventional D/A converter. Figure 7 is a block diagram of that conventional D/A converter.

# Explanation of symbols

- 2 Upper D/A converting circuit
- 3 Lower D/A converting circuit
- 4 Current synthesizer
- 5 Reference voltage source
- 9 Digital signal comparator
- 16 Reference oscillator
- 17 Phase controller
- 15 Counter
- 19 Voltage-control oscillator
- 20 Integrator
- 21 Operational amplifier
- 22 D/A converter
- R Resistor






Figure 1

- Key: 2 Upper D/A converting circuit
  - 3 Lower D/A converting circuit



Output voltage Digital data Key: 1



- Key: 5 Reference voltage source A/D converter
  - 6
  - A/D converter 8
  - D/A data-increasing/decreasing unit D/A converter 10 22





Figure 4

Key: Α Reset signal

5 Reference voltage source


15 Counter

D/A converter 22




Key: A

- Reset signal Reference oscillator 16
- 17 Phase controller
- 18 Counter
- 22 D/A converter



Key: 1 Output voltage V
2 Input digital data



Key: 2 Upper D/A converting circuit
 Lower D/A converting circuit



April 19, 2005

Re: 7037-102528

To Whom It May Concern:

This is to certify that a professional translator on our staff who is skilled in the Japanese language translated the enclosed Japanese Kokai Patent Application No. Hei 9[1997]-270707 from Japanese into English.

We certify that the attached English translation conforms essentially to the original Japanese language.

Kim Vitray

Operations Manager

Subscribed and sworn to before me this 19th day of April, 2005.

TINA WUELFING
Notary Public
State of Texas
My Commission Expires
December 8, 2007

Tina Wuelfing Notary Public

EXCELLENCE WITH A SENSE OF URGENCY®



